知识节点：功能单元电路-数字电路

本模板用于一个具体课程中的一个知识点。请复制后填写，并删除花括号中的提示文字。
本轮不填写资料、题目、自测、答案或判分规则。

0. 基本信息

课程名称

电子电路与系统基础

课程ID

{课程ID}

章节/单元

{章节/单元}

小节

{小节}

知识点名称

功能单元电路-数字电路

知识点ID

{项目组统一定义的知识点ID}

知识点类型

{概念 / 方法 / 综合}

知识点层级

{核心 / 一般 / 拓展}

难度

{1 / 2 / 3 / 4 / 5}

重要程度

{1 / 2 / 3 / 4 / 5}

建议学习时长

{建议净学习时长，例如 30 分钟}

填写与复核

填写人： {姓名}
复核人： {姓名}
版本与日期： {例如 v0.1，2026-07-21}

1. 知识背景与应用

1.1 知识点概述

{简要说明这个知识点是什么、为什么需要学习，以及它能够解决什么问题。}

1.2 与其他课程或知识点的联系

按实际数量复制或删除“关联知识点”小节。此处内容应与 Excel 的“知识点关联”工作表一致。

关联知识点 1

相关知识点ID： {相关知识点ID}

相关知识点名称： {相关知识点名称}

关系类型： {前置 / 后续 / 对比 / 应用 / 跨课程 / 包含}

关系说明： {说明二者为什么相关，以及这种关系对学习有什么意义。}

关联知识点 2

相关知识点ID： {相关知识点ID}

相关知识点名称： {相关知识点名称}

关系类型： {前置 / 后续 / 对比 / 应用 / 跨课程 / 包含}

关系说明： {说明二者为什么相关，以及这种关系对学习有什么意义。}

2. 知识点正文

本部分不设置固定结构。请按照同学最容易阅读和理解的顺序自由组织内容。可以使用叙述、公式、推导、图示、示例、表格、对比和直观解释，也可以自行增加或删除三级标题。并非每种形式都必须出现。

数字电路部分从最基本的物理模型出发，构建组合逻辑与时序逻辑单元。

2.1 开关

• PMOS与NMOS可以构成CMOS开关，二者不会同时打开。在静态情况下，不存在电源到地的电流通路，因此静态功耗极低。
• CMOS开关是构成数字逻辑电路的基本单元

2.2 组合逻辑：与或非门

基本逻辑运算有与、或、非三种

CMOS门电路的一般框架

• 上P下N结构，所有晶体管都是共源组态
• 互补：N串则P并，N并则P串
• 开关串联与运算，开关并联或运算
• NMOS开关旁路，输出有求非的过程
• PMOS反向开关，输出有求非的过程

电路设计思路

• 获得真值表
• 利用卡诺图化简，得到逻辑表达式
• 根据逻辑表达式，给出门电路实现
• 从门电路转化为实际CMOS电路

2.3 时序逻辑

时序逻辑电路是在组合逻辑电路基础上添加反馈路径形成的，之后重点介绍两种基于双稳的记忆单元，锁存器和触发器。

2.3.1 锁存器

SR锁存器

两个环接的或非门构成SR锁存器，具有以下几种状态：

（1）\(S=0\)，\(R=0\)，为保持态。此时两个或非门就是两个非门的环接

两个输出都保持不变

（2）\(S=1\)，\(R=0\)，为置位操作

（3）\(S=0\)，\(R=1\)，为复位操作

（4）\(S=1\)，\(R=1\)，这种状态是禁止出现的

D锁存器

D锁存器有一个数据输入端D和一个驱动时钟CLK \(S=D\cdot CLK\) \(R=\overline D \cdot CLK\)

• \(CLK=0\)时，SR锁存器保持原状态不变
• \(CLK=1\)时，\(Q=D\)，\(\overline Q=\overline D\)，D锁存器完成数据透明传输功能

2.3.2 触发器

D触发器

锁存器是透明传输机制，\(Q=D\)，触发器则是边沿触发机制，需要在\(CLK\)从0跳到1，或者由1跳0的边沿位置，将输入打入并传输至输出端。

附录：主要依据与修订

主要依据

{简要列出教材章节与页码、课件页码、讲义位置或课程组自编说明。不需要建立资料 ID。}

复核确认

• [ ] 基本信息与 Excel 一致。
• [ ] 关联知识点与 Excel 一致。
• [ ] 正文符合当前课程的教学范围。
• [ ] 关键概念、公式、推导、图示和示例准确。
• [ ] 正文易于同学连续阅读，不是机械拼接的栏目。
• [ ] 未加入资料清单、题库、自测、答案或判分规则。

修订记录