分析思路

总流程

明确任务：求工作点、增益、波形、功率、阻抗、频率响应，还是逻辑功能。
判断尺度：直流/交流，瞬态/稳态，小信号/大信号，低频/中频/高频。
选择模型：精确非线性、分段折线、工作点微分模型、相量模型或开关/逻辑模型。
划定边界：输入范围、器件工作区、频率范围、初始状态和负载条件。
计算并回代：假设某工作区后必须检查不等式是否成立。
解释结果：增益符号、限幅、功率流、带宽、稳定性、逻辑功能。
复核：量纲、连续性、极端情况、功率守恒和仿真结果。

小信号分析

核心：局部线性

小信号分析不是把非线性器件“永久看成线性”，而是在直流工作点 $Q$ 附近只研究足够小的增量。对单变量非线性关系 $i=f(v)$，令

\[ v(t)=V_Q+v(t)_{\mathrm{ac}}, \qquad i(t)=I_Q+i(t)_{\mathrm{ac}}. \]

在 $V_Q$ 附近作泰勒展开：

\[ i=f(V_Q+v_{\mathrm{ac}}) \approx f(V_Q)+ \left.\frac{df}{dv}\right|_Qv_{\mathrm{ac}}. \]

因此

\[ I_Q=f(V_Q),\qquad i_{\mathrm{ac}}=g_dv_{\mathrm{ac}}, \]

\[ g_d=\left.\frac{di}{dv}\right|_Q,\qquad r_d=\frac1{g_d}=\left.\frac{dv}{di}\right|_Q. \]

零阶项决定直流工作点；一阶项构成交流小信号线性模型；二阶及以上项被忽略。信号越小，局部线性误差通常越小。

对多变量器件，使用雅可比矩阵。若

\[ \mathbf i=\mathbf f(\mathbf v), \]

则在工作点附近

\[ \Delta\mathbf i\approx \left.\frac{\partial\mathbf f}{\partial\mathbf v}\right|_Q \Delta\mathbf v. \]

矩阵中的各偏导就是微分电导、跨导和反向传输参数。

第一步：先求直流工作点

小信号参数依赖工作点，不能跳过直流分析。

只保留直流源；交流源取其直流分量，纯交流电压源置零，纯交流电流源置零。
直流稳态下，耦合/旁路电容开路，理想电感短路。
用精确方程、图解法、分段折线法或数值法求 $V_Q,I_Q$。
检查器件的工作区：二极管导通/截止，MOSFET 截止/欧姆/恒流，BJT 截止/放大/饱和。
检查工作点是否留有足够的信号摆幅，避免输入稍有变化就跨区或削顶。

直流源在小信号等效电路中虽被置零，但它的作用并未消失：它已经通过工作点和由工作点决定的微分参数保留下来。

第二步：求微分参数

常用近似如下；具体数值以题目给定模型为准。

二极管

若正向工作区 $I_D\gg I_S$：

\[ I_D\approx I_Se^{V_D/V_T},\qquad g_d\approx\frac{I_D}{V_T},\qquad r_d\approx\frac{V_T}{I_D}. \]

室温下 $V_T$ 约为 $26\,\mathrm{mV}$。

BJT

\[ g_m=\frac{I_C}{V_T},\qquad r_\pi=\frac{\beta}{g_m}=\frac{\beta V_T}{I_C},\qquad r_o\approx\frac{V_A}{I_C}. \]

$r_o$ 表示厄利效应；若题目忽略厄利效应，可令 $r_o\to\infty$。

MOSFET

长沟道平方律、恒流区且使用

\[ I_D=\frac{k}{2}V_{\mathrm{OV}}^2,\qquad V_{\mathrm{OV}}=V_{GS}-V_{TH} \]

时，

\[ g_m=kV_{\mathrm{OV}} =\frac{2I_D}{V_{\mathrm{OV}}}, \qquad r_o\approx\frac1{\lambda I_D}. \]

不同讲义对 $k,\beta$ 的 $1/2$ 因子定义可能不同，最可靠的方法是直接对题目给出的 $I_D(V_{GS},V_{DS})$ 求偏导。

第三步：画交流小信号等效电路

保留交流小信号源。
独立直流电压源置零为短路，独立直流电流源置零为开路。
受控源不能置零；晶体管的跨导源正是放大作用的来源。
非线性器件换成工作点处的微分模型。
中频近似中，足够大的耦合/旁路电容可视为短路，寄生小电容可视为开路。
若分析低频或高频响应，不能简单删去电容；应分别用 $1/(sC)$、寄生电容和器件高频模型。
多个独立小信号源可用叠加法逐个分析。

第四步：求增益和端口指标

小信号电路已经是线性网络，可使用结点电压法、回路电流法、网络参数、戴维南/诺顿和传递函数。

常见指标：

\[ A_v=\frac{v_o}{v_i},\qquad A_i=\frac{i_o}{i_i},\qquad G_m=\frac{i_o}{v_i},\qquad R_m=\frac{v_o}{i_i}. \]

输入电阻：

\[ R_{\mathrm{in}}=\frac{v_t}{i_t} \]

其中测试源加在输入端，原有独立源按小信号规则置零。输出电阻同理：

\[ R_{\mathrm{out}}=\frac{v_t}{i_t}, \]

但测试源加在输出端，输入独立源置零，受控源保留。若电路含反馈，不能凭直觉把某几个电阻直接并联，测试源法最稳妥。

对理想跨导级，典型电压增益结构为

\[ A_v\approx \pm g_mR_{\mathrm{out,eff}}. \]

共源/共射通常反相，取负号；共栅/共基通常同相。源极/射极跟随器的增益小于 1，但输入阻抗高、输出阻抗低，适合缓冲。所有这些结论都应包含真实负载和前后级加载。

第五步：检查小信号假设

增量是否明显小于偏置量和工作区裕量，例如 MOS 管应避免在周期内跨过 $V_{GS}=V_{TH}$ 或 $V_{DS}=V_{\mathrm{OV}}$。
输出摆幅是否触及电源轨、截止区或饱和区。
高频下寄生电容是否使 $g_mR$ 的中频结论失效。
若二阶非线性项不可忽略，会产生失真和新的频率分量；此时应转入大信号或弱非线性分析。
用微分增益预测的局部斜率，应与完整输入-输出特性在工作点处的切线斜率一致。

小信号分析清单

直流等效电路；
工作点及工作区；
工作点微分参数；
交流小信号等效电路；
增益、输入/输出阻抗和频率响应；
摆幅与线性范围校验。

大信号分析

核心：信号跨越工作区

当信号足以跨越非线性特性的多个区域时，单一工作点处的切线不能描述全过程。此时必须保留器件的工作区变化、限幅、截止、饱和和功率转换。

常用路线有：

解析法：直接解非线性方程，精确但可能没有简单闭式解；
图解法：画器件特性和负载线，交点就是工作状态；
分段折线法：每个工作区用简单直线或简单函数近似；
数值法/仿真：用于多器件耦合、精确模型或强非线性问题。

小信号与大信号的区别

项目	小信号分析	大信号分析
观察范围	工作点附近	跨越一个或多个工作区
主要模型	微分参数、切线模型	精确模型、分段折线、开关模型
数学性质	线性，可叠加	非线性，一般不可叠加
主要结果	增益、阻抗、带宽	转移特性、限幅、波形、功率、效率
工作点作用	决定微分参数	只是完整轨迹的一部分
典型风险	线性范围不足	分区遗漏、边界不连续、假设不自洽

分段折线法

分段折线法的本质是 分区线性化，不是局部切线线性化。分析步骤：

写出器件可能的全部工作区及每区模型。
选择输入变量并假设器件处于某一区。
用该区模型替换器件，求出输出关于输入的表达式。
把结果代回该区的不等式，得到这一段真正有效的输入范围。
在区间边界令相邻工作区条件同时成立，求转折点。
汇总成分段函数，画输入-输出转移曲线。
检查区间是否覆盖完整、是否重叠、边界是否连续，以及近似误差是否可接受。

一般形式：

\[ y(x)= \begin{cases} f_1(x),&x<x_1,\\ f_2(x),&x_1\le x<x_2,\\ \cdots\\ f_n(x),&x\ge x_{n-1}. \end{cases} \]

边界由器件区间条件决定，而不是人为平均分配。

常见器件分段模型

二极管

最简单恒压降模型：

\[ \begin{cases} i_D=0,&v_D<V_\gamma,\\ v_D=V_\gamma,&i_D>0. \end{cases} \]

常取硅二极管 $V_\gamma\approx0.7\,\mathrm V$。更精细的折线模型可在导通区加入串联电阻 $r_f$：

\[ v_D\approx V_\gamma+i_Dr_f. \]

分析时先假设导通或截止，算完后检查导通时 $i_D\ge0$、截止时 $v_D<V_\gamma$。

NMOS（长沟道平方律示意）

若采用参数 $k$：

\[ I_D= \begin{cases} 0,&V_{GS}\le V_{TH},\\ k[(V_{GS}-V_{TH})V_{DS}-V_{DS}^2/2], &0<V_{DS}<V_{GS}-V_{TH},\\ \dfrac{k}{2}(V_{GS}-V_{TH})^2, &V_{DS}\ge V_{GS}-V_{TH}. \end{cases} \]

三个区分别是截止、欧姆和恒流区。PMOS 可改用源栅、源漏电压的正值幅度分析，最后再恢复电流和电压方向。

BJT

截止：基极驱动不足，$I_B\approx I_C\approx0$；
放大区：$V_{BE}\approx0.7\,\mathrm V$，$I_C\approx\beta I_B$，并要求集电结反偏；
饱和区：两个结均正偏，常取 $V_{BE}\approx0.7\,\mathrm V$、$V_{CE,\mathrm{sat}}\approx0.2\,\mathrm V$。

器件参数和极性以题目为准；区间校验比背固定电压数值更重要。

图解法与负载线

将外部线性网络对非线性器件作戴维南等效：

\[ i=\frac{V_{\mathrm{TH}}-v}{R_{\mathrm{TH}}}. \]

这是伏安平面上的负载线，与器件曲线 $i=f(v)$ 的交点即工作点。输入变化时，器件曲线或负载线随之移动，交点轨迹给出大信号转移特性。

图解法特别适合：

判断解的个数及是否存在多稳态；
看清截止、恒流、欧姆/饱和之间的分界；
估计最大无失真摆幅；
理解负阻、正反馈和振荡起始条件。

大信号放大与功率

大信号放大器关注把直流电源功率转为负载交流功率。

一般周期波形的负载平均功率为

\[ P_{\mathrm{out}}=\frac1T\int_{t_0}^{t_0+T}v_o(t)i_o(t)\,dt. \]

正弦稳态时 $P_{\mathrm{out}}=V_{o,\mathrm{rms}}I_{o,\mathrm{rms}}\cos\phi$；纯电阻负载才可省略 $\cos\phi$。直流电源输入功率为

\[ P_{\mathrm{DC}}=\sum_k V_{DD,k}I_{DD,k,\mathrm{avg}}, \]

\[ \eta=\frac{P_{\mathrm{out}}}{P_{\mathrm{DC}}}. \]

还应检查：

输出最大正、负摆幅分别受哪些工作区边界限制；
静态工作点是否使摆幅尽量对称；
晶体管平均功耗和瞬时功耗是否越界；
负载变化后最大输出功率、效率和失真如何变化；
是否出现削顶、交越失真或器件同时导通造成的直通电流。

大信号分析清单

列出全部工作区；
逐区假设、求解、回代；
求边界并拼成转移特性；
由输入波形映射得到输出波形；
检查摆幅、功率、效率和器件应力；
用精确模型或仿真复核转折点和误差。

阻抗匹配

先明确“匹配什么”

阻抗匹配的目标是让系统在指定条件下达到某项最优性能，不是无条件地令两个电阻相等。常见目标包括：

最大功率传输；
最大可用功率增益；
最大输出功率或最高效率；
最小噪声系数；
传输线零反射；
某一带宽内的综合折中。

不同目标对应的最优阻抗可能不同。开始计算前应写明频率、源阻抗、负载阻抗、匹配目标和允许的网络形式。

最大功率传输

戴维南源的内阻抗和负载分别为

\[ Z_S=R_S+jX_S,\qquad Z_L=R_L+jX_L. \]

采用有效值源电压 $V_{S,\mathrm{rms}}$：

\[ P_L= \frac{V_{S,\mathrm{rms}}^2R_L} {(R_S+R_L)^2+(X_S+X_L)^2}. \]

对 $R_L,X_L$ 优化得到共轭匹配：

\[ Z_L=Z_S^*,\qquad R_L=R_S,\qquad X_L=-X_S. \]

最大负载功率为

\[ P_{L,\max}=\frac{V_{S,\mathrm{rms}}^2}{4R_S}. \]

共轭匹配同时包含“电阻相等”和“电抗抵消”，所以在单频点上内蕴谐振。最大功率传输时，源内阻消耗的功率等于负载所得功率；这不等于最高能量效率。

为什么需要匹配网络

真实 $Z_L$ 往往不等于最佳 $Z_{\mathrm{opt}}$。在系统和负载之间加入双向、尽量无损的二端口网络，使

\[ Z_{\mathrm{in}}(\omega_r)=Z_{\mathrm{opt}} \]

即可在设计频率 $\omega_r$ 获得目标性能。匹配网络本质上是阻抗变换网络。

常用实现：

L 型 LC 网络：元件少，适合指定频点窄带匹配；
T/π 型网络：可增加阻抗变换与带宽设计自由度；
互感变压器或理想变压器：可作较宽带的电阻变换；
传输线、短截线：适合高频和微波。

L 型网络的通用设计

先消去源、负载本身已有的电抗，或把它们并入匹配元件。对两个纯电阻 $R_H>R_L$，定义

\[ Q=\sqrt{\frac{R_H}{R_L}-1}. \]

“并大串小”：

并联电抗放在大电阻 $R_H$ 一侧；
串联电抗放在小电阻 $R_L$ 一侧；
两支路的等效 $Q$ 相同。

所需电抗绝对值：

\[ |X_s|=QR_L,\qquad |X_p|=\frac{R_H}{Q}. \]

在设计角频率 $\omega_r$：

\[ X_L=\omega_rL,\qquad |X_C|=\frac1{\omega_rC}. \]

串联电抗与并联电抗取相反符号，可形成低通型或高通型 L 网络。

例如 $R_L>R_S$ 且选择“串联电感＋负载端并联电容”的低通型网络：

\[ Q=\sqrt{\frac{R_L}{R_S}-1}, \]

\[ L_s=\frac{QR_S}{\omega_r},\qquad C_p=\frac{Q}{\omega_rR_L}. \]

若选择“串联电容＋负载端并联电感”的高通型：

\[ C_s=\frac1{\omega_rQR_S},\qquad L_p=\frac{R_L}{\omega_rQ}. \]

若 $R_L<R_S$，交换高、低电阻侧的位置后仍使用同一组 $Q$ 和电抗公式。

设计后的验证

不能只算出 L、C 就结束。至少验证：

在 $\omega_r$ 代入元件阻抗，确认

$$ Z_{\mathrm{in}}(\omega_r)=Z_S^* $$

或等于目标 $Z_{\mathrm{opt}}$。

计算功率传输系数或负载功率，确认设计频点达到目标。
画 $Z_{\mathrm{in}}(\omega)$ 或功率传输响应，检查匹配带宽。
检查元件品质因数、寄生参数、自谐振频率、额定电压/电流和实际损耗。

L 型匹配通常是单频点匹配。变换比越大，所需 $Q$ 越高，匹配带宽通常越窄，近似关系为

\[ \mathrm{FBW}\sim\frac1Q. \]

变压器与传输线

理想变压器若匝数比定义为 $n=N_1/N_2$，从原边看入：

\[ Z_{\mathrm{in}}=n^2Z_L. \]

因此纯电阻匹配可取

\[ n=\sqrt{\frac{R_S}{R_L}}. \]

传输线的反射系数为

\[ \Gamma_L=\frac{Z_L-Z_0}{Z_L+Z_0}. \]

$Z_L=Z_0$ 时 $\Gamma_L=0$，无反射。对复数源的最大功率问题与对传输线的零反射问题，目标定义不同，不能机械套用同一句“阻抗相等”。

常见错误

只匹配电阻，不抵消电抗；
忘记匹配只在指定频率成立；
把“最大功率”误写成“最高效率”；
匹配网络本身有损，却仍按无损网络计算；
源阻抗、负载阻抗取错观察端口；
忽略器件输出阻抗随工作点、频率和信号幅度变化；
设计完成后没有回算输入阻抗和实际负载功率。

数字逻辑电路分析

从模拟电压到二值逻辑

数字逻辑分析先把连续电压抽象为 0、1。必须确认：

高电平、低电平的允许范围；
正逻辑还是负逻辑；
输入是否可能处于未定义区；
输出是否会悬空或发生上拉、下拉网络同时导通。

逻辑功能相同只意味着真值表相同，不表示电路的延迟、功耗、驱动能力和噪声容限相同。

三种基本运算

\[ Z=\overline A\quad(\mathrm{NOT}), \]

\[ Z=A\cdot B\quad(\mathrm{AND}), \qquad Z=A+B\quad(\mathrm{OR}). \]

德摩根律：

\[ \overline{AB}=\overline A+\overline B,\qquad \overline{A+B}=\overline A\,\overline B. \]

常用化简律：

\[ A+0=A,\quad A\cdot1=A,\quad A+A=A,\quad A\cdot A=A, \]

\[ A+\overline A=1,\quad A\overline A=0, \]

\[ A+AB=A,\qquad A(A+B)=A, \]

以及交换律、结合律和分配律。

由逻辑表达式得到真值表

若有 $n$ 个输入，列出 $2^n$ 种输入组合。
先算非运算，再算与，最后算或；复杂式可增加中间列。
每一行的输出就是该输入组合下的电路功能。
两个表达式逐行输出相同，才可判为逻辑等价。

程序或人工枚举都应覆盖全部组合，不能只抽查几行。

由真值表得到逻辑表达式

最小项之和（SOP）

对每个 $Z=1$ 的行写一个最小项：该行中输入为 1 写原变量，输入为 0 写反变量；把全部最小项相或。

例如输入顺序为 $A,B,C$，某行 $A=1,B=0,C=1$ 对应

\[ m=A\overline BC. \]

若输出为 1 的最小项编号集合为 $\{m_i\}$，则

\[ Z=\sum m(i). \]

最大项之积（POS）

对每个 $Z=0$ 的行写一个最大项，再将这些和项相与：

\[ Z=\prod M(i). \]

SOP 适合与-或实现，POS 适合或-与实现；之后可通过德摩根律转换成全 NAND 或全 NOR 实现。

卡诺图

卡诺图是 3、4 变量逻辑化简的直观方法。

行、列按格雷码排列，例如 $00,01,11,10$，保证相邻格只有一个变量变化。
将真值表中的 1 填入对应格；不关心项填 $X$，可按有利于化简的方式取 0 或 1。
用含 $1,2,4,8,\ldots$ 个格的矩形圈覆盖 1。
矩形可跨越左右边界、上下边界，四角也彼此相邻；不能斜对角相邻。
每个 1 至少被覆盖一次，允许重叠。
优先圈更大的组，再尽量减少组数；必要质蕴含项必须保留。
每组中保持不变的变量构成一个乘积项：恒为 1 写原变量，恒为 0 写反变量，发生变化的变量消去。

若化简 POS，则可改为圈 0，并按“恒为 0 写原变量、恒为 1 写反变量”的规则形成和项。

从开关网络读逻辑

开关串联：所有控制条件都成立才导通，对应与。
开关并联：任一控制条件成立就导通，对应或。
旁路某节点后再从该节点取反，相当于在导通条件外加非。
反向开关（如 PMOS 对高输入关断、低输入导通）在控制条件上自带求非。

分析晶体管门电路时，先把器件理想化成由输入控制的开关，再分别求上拉网络和下拉网络的导通条件。

CMOS 组合门

静态互补 CMOS 由上拉 PMOS 网络 PUN 和下拉 NMOS 网络 PDN 构成：

NMOS 高电平导通；串联表示与，并联表示或；
PMOS 低电平导通，是 NMOS 控制逻辑的互补；
为避免稳态短路，PUN 与 PDN 应互为对偶：N 串则 P 并，N 并则 P 串；
若 PDN 的导通条件为 $F$，下拉时输出为 0，因此输出逻辑为

$$ Z=\overline F. $$

分析步骤：

写出 PDN 从输出到地导通的布尔条件 $F_N$。
得到输出 $Z=\overline{F_N}$。
用德摩根律化简，并检查 PUN 的导通条件是否为 $\overline{F_N}$。
枚举输入，确认任何稳定输入下不会同时存在直通和悬空。

从逻辑功能到门电路

从题意或真值表写规范 SOP/POS。
用布尔代数或卡诺图化简。
根据可用门型变换：
SOP 适合 AND-OR；
POS 适合 OR-AND；
两次取反并用德摩根律，可转为 NAND-NAND 或 NOR-NOR。
考虑实际实现代价：门数、输入数、逻辑级数、扇出、延迟和功耗。
用真值表重新验证最终电路，而不是只相信代数化简过程。

电气层面的补充检查

纯布尔分析之后还需检查：

输出高、低电平是否满足后级输入门限；
扇出是否超过驱动能力；
是否存在竞争冒险、毛刺和路径延迟差；
输出是否可能浮空；
CMOS 上拉、下拉是否可能长期同时导通；
时序电路若含锁存器、触发器或反馈，不能只用组合真值表，应增加现态、次态和时钟条件，建立状态表/状态方程。

数字逻辑分析清单

明确 0/1 与器件通断的对应；
从电路写导通条件或逻辑表达式；
建完整真值表；
用布尔代数/卡诺图化简；
转为目标门型或 CMOS 对偶网络；
回做真值表，并检查电平、悬空、直通、扇出和延迟。

综合选择

题目表现	首先想到的思路	典型后续方法
非线性器件上叠加很小交流	先直流工作点，再局部线性	微分参数＋线性网络分析
输入跨越截止/导通/饱和	分区建模并回代工作区	分段折线、图解或数值法
要求负载获得最大功率	明确源、负载和设计频点	共轭匹配＋无损阻抗变换
晶体管网络只关心 0/1	开关抽象与导通路径	真值表、表达式、卡诺图
结果与预期相反	先查参考方向和模型边界	再查量纲、极端值、功率守恒